세계 최대 파운드리(반도체 위탁생산) 기업인 대만 TSMC가 올해 하반기부터 예정대로 차세대 2나노미터(nm·10억분의 1m) 공정의 양산에 착수한다. 이로써 반도체 미세공정 경쟁에서 선두를 지키겠다는 전략이 본격적으로 가동된다.

18일 대만 언론 자유시보 등에 따르면, 웨이저자 TSMC 회장은 전날 열린 2분기 실적 발표 컨퍼런스에서 "올 하반기부터 2나노 공정을 양산할 계획이며, 생산 초기 양상은 3나노와 유사할 것"이라고 밝혔다.

웨이 회장은 "2나노 제품은 3나노보다 단가가 높아 투자수익률(ROI) 측면에서도 유리하다"며 "하반기 양산이 시작되면 내년 상반기 실적부터 이익 기여가 본격화될 것"이라고 설명했다.

TSMC는 이와 함께 고성능 컴퓨팅(HPC)과 프리미엄 스마트폰 시장을 겨냥한 2나노 기반 확장형 제품군 'N2P'를 2026년 하반기부터 양산에 돌입한다. N2P는 기존 2나노 대비 성능과 전력 효율을 강화한 공정으로 평가받는다.

또한 TSMC는 업계 최고 수준의 후면 전력공급(SPR, backside power delivery) 기술을 접목한 1.6나노급 'A16' 제품도 2026년 하반기 양산에 들어간다. 이어 완전한 노드 전환 기반의 1.4나노 신공정 'A14'는 2028년부터 양산이 시작될 예정이며, 성능과 수율 측면에서 현재 기대치를 웃돌고 있는 것으로 전해졌다.

웨이 회장은 "A14에는 트랜지스터 성능과 전력 효율을 획기적으로 끌어올린 2세대 GAA(Gate-All-Around) 기술을 적용할 예정이며, 2029년부터 SPR 기술도 함께 도입할 것"이라고 밝혔다.

한편 TSMC는 3분기 매출을 318억330억달러(약 44조45조원)로 전망했으며, 올해 연간 자본지출 계획(380억420억달러, 약 52조58조원)은 변동이 없다고 전했다. 환율 영향이 실적에 미치는 비중이 큰 만큼, 고부가가치 제품 중심의 매출 확대 전략을 지속할 방침이라고 강조했다.

황런자오 최고재무책임자(CFO)도 "미중 관세 전쟁 여파 속에서 환율 환경이 여전히 불리하다"며, 외부 변수 대응에 주력하고 있다고 덧붙였다.

한편, TSMC의 2나노(nm) 공정 양산은 반도체 산업에서 기술 주도권을 결정짓는 중대한 이정표다.

2나노 공정은 현재 상용화된 가장 미세한 반도체 제조 기술이다. 나노미터(nm)는 반도체 회로의 선폭 단위로, 숫자가 작을수록 더 미세한 회로 구현이 가능하다. 선폭이 좁아질수록 더 많은 트랜지스터를 동일 면적에 집적할 수 있어, 처리 속도는 빨라지고 전력 소모는 줄어드는 고성능·저전력 칩을 만들 수 있다. 이는 스마트폰, 서버, 인공지능(AI) 칩, 자율주행 차량 등에 모두 핵심적인 기술이다.

현재는 TSMC와 삼성전자가 나란히 3나노 공정을 양산 중이다.

삼성전자와 인텔이 2나노 개발을 추진 중인 가운데, TSMC가 가장 먼저 양산 체제에 돌입했다는 것은 기술력과 양산 역량에서 선두를 유지하고 있음을 입증하는 것이라고 할 수 있다. 이는 고객사인 애플, 엔비디아, AMD 등이 TSMC를 계속 선택할 수밖에 없는 이유이기도 하다.

2나노 제품은 기존 3나노보다 칩당 단가가 높고, 투자수익률(ROI)도 크며, 고성능 컴퓨팅(HPC)이나 AI용 반도체 등 수익성이 높은 시장을 겨냥한다. 이는 TSMC의 수익성과 경쟁력 강화로 이어질 수 있다.